# Best Available Copy



#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001245222 A

(43) Date of publication of application: 07.09.01

(51) Int. CI

H04N 5/335

G01J 1/42

G01L 9/00

H01L 27/14

H03M 1/12

(21) Application number: 2000055205

(22) Date of filing: 01.03.00

(71) Applicant:

**NEC CORP** 

(72) Inventor:

**OKUYAMA KUNIYUKI** 


## (54) SEMICONDUCTOR DEVICE AND ITS CONTROL METHOD

#### (57) Abstract:

PROBLEM TO BE SOLVED: To confine the dispersion of the output voltage of an image pickup element due to the dispersion of an amplification element and the dispersion of a detector itself and to smoothly perform signal amplification and a signal processing in and to of the image pickup element.

SOLUTION: A detection circuit 601, where an output signal level is changed by changing a bias current, a detection part 604 for detecting whether a signal outputted from the detection circuit is not more than a threshold which is set in a dynamic range, a counter 605 for counting the number detected by the detection part 604 and a setting part 607 which automatically sets the bias current of the detection circuit 601 and the full scale current value of an FPN correction circuit by a value counted by the counter 605 to a target output signal level are

installed in the semiconductor device.



(19) 日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-245222

(P2001 – 245222A)

(43)公開日 平成13年9月7日(2001.9.7)


(51) Int.Cl.'	識別記号	FI	テーマコード(参考)
H 0 4 N 5/335		H 0 4 N 5/335	Z 2F055
G 0 1 J 1/42		G 0 1 J 1/42	B 2G065
G01L 9/00		G01L 9/00	Z 4M118
H01L 27/14		H 0 3 M 1/12	B 5C024
H03M 1/12		H01L 27/14	K 5 J 0 2 2
	審査請求	有 請求項の数10 OL	(全 16 頁) 最終頁に続く
(21)出願番号	特顧2000-55205(P2000-55205) 平成12年3月1日(2000.3.1)	(71)出顯人 000004237 日本電気株式 東京都港区芝 (72)発明者 奥山 邦幸	会社 五丁目7番1号
		式会社内	五丁目7番1号 日本電気株
		(74)代理人 100088812 弁理士 ▲#	● 本川 信
			- 60-
			最終質に続く

#### (54) 【発明の名称】 半導体装置及びその制御方法

#### (57)【要約】

【課題】 増幅素子のばらつきや検出器自体のばらつきによる撮像素子の出力電圧のばらつきをダイナミックレンジ内に収め、撮像素子内または撮像素子外において行う信号増幅や信号処理を円滑に行う。

【解決手段】 バイアス電流を変化させることによって出力信号レベルが変化する検出回路601と、この検出回路から出力された信号がダイナミックレンジ内に設定したスレッショルド以下であるかどうかを検出する検出部604と、この検出部604で検出された数をカウントするカウンタ605と、このカウンタ605でカウントされた値によって、検出回路601のバイアス電流とFPN補正回路のフルスケール電流値とを、自動的に目的の出力信号レベルに設定する設定部607とを有する。



#### 【特許請求の範囲】

【請求項1】 検出素子を有し、この検出素子のバイアス電流と前記検出素子の固定パターンノイズを補正するための補正手段のフルスケール電流とを変化させることによって検出出力信号のレベルが変化する信号処理回路と、前記信号処理回路から出力された信号とこの回路のダイナミックレンジ内で設定されたスレッショルドとを比較する比較手段と、前記比較手段の比較結果をカウントするカウント手段と、前記カウント手段でカウントされた値により前記信号処理回路のバイアス電流と前記補 10 正回路のフルスケール電流とを制御する制御手段とを含むことを特徴とする半導体装置。

【請求項2】 前記制御手段は、前記スレッショルド以下または以上の検出画素数を指定し、前記信号処理回路のバイアス電流のMSB(最上位ビット)を操作し、前記カウント手段のカウント結果と指定された画素数の比較結果とから前記バイアス電流のMSBを決定し、順次LSB(最下位ビット)まで同様の操作と判定によって前記バイアス電流の各ビットの値を決定するようにしたことを特徴とする請求項1記載の半導体装置。

【請求項3】 前記制御手段は、前記スレッショルド以下の検出画素数が指定した画素数になるときのバイアス電流値と、スレッショルドを超えた検出画素数が指定した画素数になるときのバイアス電流値とをそれぞれ求め、これ等のバイアス電流値から前記補正手段のフルスケール電流値を決定するようにしたことを特徴とする請求項1記載の半導体装置。

【請求項4】 前記制御手段は、前記スレッショルド以下または以上の検出画素数が指定した下限設定値になるときのバイアス電流値と、スレッショルド以下または以 30上の検出画素数が指定した上限設定値になるときのバイアス電流値とを求め、これ等のバイアス電流値から前記補正手段のフルスケール電流値を決定するようにしたことを特徴とする請求項1記載の半導体装置。

【請求項5 】 前記制御手段は、前記補正手段のフルスケール電流値を指定し、あるバイアス電流におけるカウント結果と、このバイアス電流から前記補正手段のフルスケール電流を引いた電流値におけるカウント結果とがはぼ同じになるようにバイアス電流を決定するようにしたことを特徴とする請求項1記載の半導体装置。

【請求項6】 検出素子を有し、この検出素子のパイアス電流と前記検出素子の固定パターンノイズを補正する といるのでは、例えば特別である。図によって検出出力信号のレベルが変化する信号処理回路 を含む半導体装置の制御方法であって、前記信号処理回路 に動かり出力された信号とこの回路のダイナミックレンジ 内で設定されたスレッショルドとを比較する比較ステップと、前記比較ステップの比較結果をカウントするカウントステップと、前記カウントステップでカウントされ 113、積分コンデンサ1 113、積分コンデンサ1 113、積分コンデンサ1 106が形成されている。

回路のフルスケール電流とを制御する制御ステップとを 含むことを特徴とする制御方法。

【請求項7】 前記制御ステップは、前記スレッショルド以下または以上の検出画素数を指定し、前記信号処理回路のバイアス電流のMSB(最上位ビット)を操作し、前記カウントステップのカウント結果と指定された画素数の比較結果とから前記バイアス電流のMSBを決定し、順次LSB(最下位ビット)まで同様の操作と判定によって前記バイアス電流の各ビットの値を決定するようにしたことを特徴とする請求項6記載の制御方法。【請求項8】 前記制御ステップは、前記スレッショルド以下の検出画素数が指定した画素数になるときのバイアス電流値と、スレッショルドを超えた検出画素数が指定した画素数になるときのバイアス電流値とをそれぞれ求め、これ等のバイアス電流値から前記補正手段のフルスケール電流値を決定するようにしたことを特徴とする請求項8記載の制御方法。

【請求項9】 前記制御ステップは、前記スレッショルド以下または以上の検出画素数が指定した下限設定値に20 なるときのバイアス電流値と、スレッショルド以下または以上の検出画素数が指定した上限設定値になるときのバイアス電流値とを求め、これ等のバイアス電流値から前記補正手段のフルスケール電流値を決定するようにしたことを特徴とする請求項6記載の制御方法。

【請求項10】 前記制御ステップは、前記補正手段のフルスケール電流値を指定し、あるパイアス電流におけるカウント結果と、このパイアス電流から前記補正手段のフルスケール電流を引いた電流値におけるカウント結果とがほぼ同じになるようにパイアス電流を決定するようにしたことを特徴とする請求項6記載の制御方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置及びその制御方法に関し、特にバイアス電流を変化させることによって出力信号レベルが変化するようにした半導体装置であって、複数の抵抗体で構成される検出器アレイや表示アレイ、さらには可視光や赤外線、紫外線、超音波、圧力等を検出する検出器アレイやこれらを出力する表示アレイの半導体装置及びその制御方法に関する。

#### 40 [0002]

【従来の技術】かかる半導体装置の一例としての撮像装置としては、例えば特開平11-150683号公報に記載されたものがある。図12はこの従来の撮像装置の回路図を示したものである。この回路は、二次元の赤外線画像が得られるように、複数の画素を集積化している。半導体基板上に、熱電変換素子1101、NPNトランジスタ1102、抵抗1103、PNPトランジスタ1104、スイッチ1100、FPN補正定電流源1113、積分コンデンサ1105、リセットスイッチ1106が形成されている。

【0003】図12において、熱電変換素子1101 は、この例では温度によってその電気抵抗値が変化する ボロメータを用いており、ボロメータとしてはチタンを 使用している。チタンボロメータ1101は入射赤外線 に対して感度がある。NPNトランジスタ1102のベ ースに電圧VB1を印加すると、NPNトランジスタ11 02のベース、エミッタ間電圧をVBEとして、チタンボ ロメータ1101には (VB1-VBE) の電圧がかかる。 チタンボロメータ 1 1 0 1 の抵抗をR B1とすると、NP Nトランジスタ 1 1 0 2 のコレクタには、 1 C1= ( V B1 10 - VBE) / RB1の電流が流れることになる。

【0004】抵抗1104をRB2とすると、RB2はチタ ンボロメータ1101に対する基準として使用している ために、抵抗1104の抵抗値はチタンボロメータ11 01の抵抗値と同じである。 PNPトランジスタ110 3のベース電圧VB2を印可すると、上記と同様にPNP トランジスタ]]03のコレクタには、IC2=(VB2-VBE) / RB2の電流が流れる。

【0005】入射赤外線を遮断した状態で、このしC1と |CZとが釣り合うように1103のベース電圧を設定し 20 ている。このため、積分コンデンサ1105にはほとん ど電流が流れない。赤外線が入射すると、熱分離された ダイアフラムの温度が上昇し、ダイアフラム上のチタン ボロメータ1101の抵抗値は変化する。この抵抗の変 化は | C1を変化させる。基板上の拡散抵抗 | 104の抵 抗値は変化しないためICIは変化しない。このICIの変 化によって、差分△ I = ( I C2- I C1) が生じ、積分コ ンデンサ1105蓄えられる。この差分△1は信号成分 と除ききれなかったパイアス成分であり、大きなパイア ス成分は取り除かれる。

【0006】また、特開平11-150683号公報に 示されている例では、画素間の抵抗値のばらつきが大き い場合、FPN(固定パターンノイズの略)補正回路1 106~1108で画素毎に電流 I fpn を流す。R 81が 標準よりも大きい場合、RB1に流れる IC1は小さくな る。 I C2は一定なので差分△ I は大きくなってしまう。 電流 I fpn を流すことで、IC2=(IC2- I fpn )とな り抵抗ばらつき分の差分を補正している。

【0007】積分コンデンサ1105に蓄えられた信号 は、NMOSトランジスタ1107、1108で構成さ れるソースフォロワにより高インピーダンスから低イン ピーダンスに変換される。スイッチ1109、ホールド コンデンサ1110にて構成されるサンプルホールド回 路は、時系列で入力される信号をサンプリングして一時 ホールドする。スイッチ1109は、PMOSトランジ スタ、NMOSトランジスタ同士を接続したトランスフ ァゲートで構成される。NMOSトランジスタ111 1. 1112もソースフォロワを構成し、低インピーダ ンスで1114のS/Hout に出力されることになる。 [8000]

【発明が解決しようとする課題】特開平11-1506 83号公報の技術では、抵抗値が大きい方にばらついて いる場合、FPN補正電流ではらつき分を補正すること が出来るが、抵抗値が小さい方にばらついている場合 や、FPN補正電流のフルスケール電流よりもばらつき 分が大きい場合は、キャンセラ電流を調整する必要があ る。今までは、調整するためのハードウエアまたはソフ トウエアがないために、キャンセラ電流を手動で調整す る方法で行っていたが、煩雑な作業である。また、キャ ンセラ電流が固定されている場合は、抵抗値が小さい方 にばらついている場合や、FPN補正電流のフルスケー ル電流よりもばらつき分が大きい場合は補正しきれず、

【0009】通常、複数の画素からなる撮像装置では画 素間のばらつきが存在する。これは赤外線撮像素子や増 幅型撮像装置に特に顕著に現れる。とれら画素間のばら つきの原因は、あるものはボロメータなどの検出器のば らつきであったり、あるものは増幅素子のV Tや寄生容 量のばらつきであったりする。ボロメータ型赤外線撮像 装置を例にとると、ボロメータ抵抗はボロメータ膜の厚 さのばらつきや比抵抗のばらつき、バターニングしたと きの寸法のばらつきなどで数%から数10%程度ばらつ

信号の増幅度を上げることが難しい。

【0010】とのようなばらつきは、信号を読み出す上 で大きな支障となる。例えば温度差 1 ℃の被写体を見た ときボロメータ部の温度変化は1m℃程度であり、これ によるボロメータの抵抗変化はボロメータの抵抗温度係 数1%/℃として0.001%程度である。との微弱な 抵抗変化を読み取るには撮像素子上で増幅することが好 ましいが、画素間の抵抗ばらつきが大きいと、そのまま ではばらつきによって増幅回路のダイナミックレンジが 制限され、増幅度が上げられない。

【0011】検出器自体のばらつきを補正する例は、上 記特開平11-150683号公報に示されているが、 検出器の抵抗値が大きい方にばらついていれば、FPN 補正電流でキャンセラ電流分を引き抜いて補正するとと が出来るが、検出器の抵抗値が小さい方にばらついてい る場合は、FPN補正電流でキャンセラ電流分を引き抜 いてもばらつきが大きくなってしまうだけで、補正する ことは出来ない。今までは、調整するためのハードウエ アまたはソフトウエアがないために、キャンセラ電流を 手動で調整する方法で行っていたが、煩雑な作業であ る。また、キャンセラ電流が固定されている場合は、抵 抗値が小さい方にばらついている場合や、FPN補正電 流のフルスケール電流よりもばらつき分が大きい場合は 補正しきれず、信号の増幅度を上げることが難しい。同 様に、FPN補正電流のフルスケール電流についても、 固定されていると、ばらつきが大きい場合は補正しきれ ず、ばらつきが小さい場合は、本来なら分解能を良く出

50 来るのに無駄に補正範囲が広くなってしまう。

【00】2】本発明の目的は、検出器の抵抗値のばらつきを調べ、パイアスキャンセラ電流とFPN補正電流のフルスケール電流値を自動的に最適な値に設定することで、パイアスキャンセラ電流またはFPN補正電流を流してばらつきが補正されたときに、出力信号をダイナミックレンジ内に収め、撮像素子内または撮像素子外において行う信号増幅や信号処理を円滑に行うことができる半導体置及びその制御方法を提供することである。

#### [0013]

【課題を解決するための手段】本発明による半導体装置 10 は、検出素子を有し、この検出素子のバイアス電流と前記検出素子の固定パターンノイズを補正するための補正手段のフルスケール電流とを変化させることによって検出出力信号のレベルが変化する信号処理回路と、前記信号処理回路から出力された信号とこの回路のダイナミックレンジ内で設定されたスレッショルドとを比較する比較手段と、前記比較手段の比較結果をカウントするカウント手段と、前記カウント手段でカウントされた値により前記信号処理回路のバイアス電流と前記補正回路のフルスケール電流とを制御する制御手段とを含むことを特 20 徴とする。

【0014】そして、前記制御手段は、前記スレッショルド以下または以上の検出画素数を指定し、前記信号処理回路のバイアス電流のMSB(最上位ビット)を操作し、前記カウント手段のカウント結果と指定された画素数の比較結果とから前記バイアス電流のMSBを決定し、順次LSB(最下位ビット)まで同様の操作と判定によって前記バイアス電流の各ビットの値を決定するようにしたことを特徴とする。

【0015】また、前記制御手段は、前記スレッショル ド以下の検出画素数が指定した画素数になるときのバイ アス電流値と、スレッショルドを超えた検出画素数が指 定した画素数になるときのバイアス電流値とをそれぞれ 求め、これ等のバイアス電流値から前記補正手段のフル スケール電流値を決定するようにしたことを特徴とす

【0016】更に、前記制御手段は、前記スレッショル ド以下または以上の検出画素数が指定した下限設定値に なるときのバイアス電流値と、スレッショルド以下また は以上の検出画素数が指定した上限設定値になるときの 40 バイアス電流値とを求め、これ等のバイアス電流値から 前記補正手段のフルスケール電流値を決定するようにし たことを特徴とする。

【0017】更にはまた、前記制御手段は、前記補正手段のフルスケール電流値を指定し、あるバイアス電流におけるカウント結果と、このバイアス電流から前記補正手段のフルスケール電流を引いた電流値におけるカウント結果とがほぼ同じになるようにバイアス電流を決定するようにしたことを特徴とする。

【0018】本発明による制御方法は、検出素子を有

し、この検出素子のバイアス電流と前記検出素子の固定 バターンノイズを補正するための補正手段のフルスケー ル電流とを変化させることによって検出出力信号のレベ ルが変化する信号処理回路を含む半導体装置の制御方法 であって、前記信号処理回路から出力された信号とこの 回路のダイナミックレンジ内で設定されたスレッショル ドとを比較する比較ステップと、前記比較ステップの比 較結果をカウントするカウントステップと、前記カウン トステップでカウントされた値により前記信号処理回路 のバイアス電流と前記補正回路のフルスケール電流とを 制御する制御ステップとを含むことを特徴とする。

【0019】そして、前記制御ステップは、前記スレッショルド以下または以上の検出画素数を指定し、前記信号処理回路のバイアス電流のMSB(最上位ビット)を操作し、前記カウントステップのカウント結果と指定された画素数の比較結果とから前記バイアス電流のMSBを決定し、順次LSB(最下位ビット)まで同様の操作と判定によって前記バイアス電流の各ビットの値を決定するようにしたことを特徴とする。

【0020】また、前記制御ステップは、前記スレッショルド以下の検出画素数が指定した画素数になるときのバイアス電流値と、スレッショルドを超えた検出画素数が指定した画素数になるときのバイアス電流値とをそれぞれ求め、これ等のバイアス電流値から前記補正手段のフルスケール電流値を決定するようにしたことを特徴とする。

【0021】 更に、前記制御ステップは、前記スレッショルド以下または以上の検出画素数が指定した下限設定値になるときのバイアス電流値と、スレッショルド以下または以上の検出画素数が指定した上限設定値になるときのバイアス電流値とを求め、これ等のバイアス電流値から前記補正手段のフルスケール電流値を決定するようにしたことを特徴とする。

【0022】更にはまた、前記制御ステップは、前記補正手段のフルスケール電流値を指定し、あるバイアス電流化おけるカウント結果と、このバイアス電流から前記補正手段のフルスケール電流を引いた電流値におけるカウント結果とがほぼ同じになるようにバイアス電流を決定するようにしたことを特徴とする。

#### 0 [0023]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。図」は本発明の一実施形態を示す撮像装置の全体図である。半導体基板上に、熱電変換素子101、NPNトランジスタ102、PNPトランジスタ103、抵抗104、バイナリに抵抗値が変化している抵抗105、NPNトランジスタ106、FPN補正スイッチ107、積分コンデンサ108、リセットスイッチ109が形成されている。熱電変換素子101は、この例ではダイヤフラム上に形成されたボロメ50ータを用いてむり、入射赤外線に対して感度がある。こ

の熱電変換素子101は、後述するように、基板上に1 次元ないしは2次元に多数形成され、スイッチ100に よって切り替えて順次選択していく。

【0024】NPNトランジスタ102のベースに電圧 VB1を印加すると、NPNトランジスタ102のベー ス、エミッタ間電圧をVBEとした場合、熱電変換素子 1 0 ] には (VB1-VBE) の電圧がかかる。熱電変換素子 101の抵抗をRb1とすると、NPNトランジスタ10 2のコレクタには、IC1= (VB1-VBE) / Rb1の電流 が流れることになる。

【0025】NPNトランジスタ102のベースはVB1 バイアス設定回路131につながっている。VB1バイア ス設定回路131はNPNトランジスタ102のベース 電圧V81を調整する定電圧源であり、例えば図2に示す 回路素子200~211のような構成になっている。

【0026】VB1バイアス設定回路131は、シフトレ ジスタ200と、スイッチ201と、そのドレインにつ ながる抵抗202と、NPNトランジスタ203と、そ のコレクタにつながるPNPトランジスタ206と、N ランジスタ204と、そのPNPトランジスタにつなが る抵抗205と、PNPトランジスタ204のベースに つながっているPNPトランジスタ210と、そのPN Pトランジスタのエミッタにつながっている抵抗211 と、PNPトランジスタ210のコレクタにつながって いるNPNトランジスタ209と、PNPトランジスタ 210のコレクタにつながっているNPNトランジスタ 208と、そのNPNトランジスタのエミッタにつなが っている抵抗207からなる。バイアス設定回路131 は1。, 21。, 41。, …のように2の整数乗の 重み付けがしてある。この2の整数乗の重み付けをする ために、抵抗202は2R1, R1, R1/2, …のよ うに2の整数乗の重み付けがしてある。抵抗のばらつき を最小限にするため、R1という単位抵抗を組み合わせ ることによって各抵抗を得ている。

【0027】さらに、NPNトランジスタ203のエミ ッタサイズは、電流 1。 の段のエミッタサイズを基本 (m=1) として、2倍(m=2)、4倍(m=4)、 …のように電流に比例して重み付けがしてある。前述し たNPNトランジスタ102のベース電圧VBIを各段の スイッチをオン/オフすることによって調整することが 出来る。定電流源がn段あるビットの場合、前述のNP Nトランジスタ102のベース電圧VB1を2" に調 整するととが出来る。

【0028】エミッタサイズ(m)を変えているのは次 の理由による。ベース電流 I B とベース - エミッタ間電 圧V BEとの関係は、逆方向リーク電流を I B。 、素電 荷をq、ボルツマン定数をk、絶対温度をTとして、

IB = m IB, Exp[qVBE/k/T]

となる。ベース電流は電流増幅率を8として、1B=1 C/Bで表されるため、mが一定のままコレクタ電流が 変化するとVBEも変化してしまう。各トランジスタのベ ースには同じ電圧Vb1が印加されているため、各段のV BEが異なると各段の電流値は正確に上記のようにならな い。mを電流値に比例して変えることによって各段のV BEは同じになり、電流値を上記のように設定することが 出来る。

【0029】エミッタに抵抗を接続するこの構成は、N PNトランジスタ103のショットノイズ、ベース抵抗 (rbb) のジョンソンノイズ、ベースにつながる定電 圧源のノイズなどの影響を減らす効果がある。

【0030】PNPトランジスタ103のベースに電圧 VB2を印加すると、上記と同様にPNPトランジスタ 103のコレクタには、IC2= (VB2-VBE) / Rb2の 電流が流れる。ことで、Rb2は抵抗104の抵抗値であ る。この「こと」ことはほぼつりあっており、積分コン デンサ108にはわずかな差分△I=(IC2-IC1)が 流れる。この差分△Ⅰは信号成分と除ききれなかったバ PNトランジスタ203のコレクタにつながるPNPト 20 イアス成分であり、大部分のバイアス成分は取り除かれ ている。

> [0031] PNPトランジスタ103のベースはVB2 バイアス設定回路132につながっている。VB2バイア ス設定回路132は、PNPトランジスタ103のベー ス電圧VB2を調整する定電圧源であり、例えば回路索子 212~230のような構成になっている。

【0032】VB2バイアス設定回路132は、シフトレ ジスタ212と、スイッチ213と、そのドレインにつ ながる抵抗214と、NPNトランジスタ215と、そ は何段かの定電流源から構成され、各定電流源の電流値 30 のコレクタにつながるNPNトランジスタ217と、そ のエミッタにつながる抵抗216と、NPNトランジス タ215のコレクタにつながるPNPトランジスタ22 0と、そのエミッタにつながるPNPトランジスタ21 8とそのエミッタにつながる抵抗219と、NPNトラ ンジスタ215のベースにつながっているNPNトラン シスタ222と、そのエミッタにつながっている抵抗2 21と、NPNトランジスタ222のベースにつながっ ているNPNトランジスタ223と、そのベースにつな がっているPNPトランジスタ224と、そのエミッタ 40 につながる抵抗225と、PNPトランジスタ224の ベースにつながるPNPトランジスタ229と、そのエ ミッタにつながる抵抗230と、PNPトランジスタ2 29のコレクタにつながるNPNトランジスタ228 と、そのエミッタにつながるNPNトランジスタ227 と、そのエミッタにつながる抵抗226からなる。バイ アス設定回路132の214~215は何段かの定電流 源から構成され、各定電流源の電流値は1, 21 , , 41, , …のように2の整数乗の重み付けがして ある。との2の整数乗の重み付けをするために、抵抗2

50 14は2 R 1、R 1、R 1/2、…のように2の整数乗

10

の重み付けがしてある。抵抗のばらつきを最小限にする ため、R 1 という単位抵抗を組み合わせることによって 各抵抗を得ている。

【0033】 V B2バイアス設定回路132の216,2 17の定電流源に流れる電流 I 2は、V B1バイアス設定 回路131の207,208の定電流源に流れる電流 I 2と同じ電流値である。また、V B2バイアス設定回路の 222,221の定電流源に流れる電流 I 3はV B1バイ アス設定回路の207,208の定電流源に流れる電流 I 2の1/4の電流が流れる。

【0034】さらに、NPNトランジスタ215のエミッタサイズは、電流11の段のエミッタサイズを基本(m=1)として、2倍(m=2)、4倍(m=4)、…のように電流に比例して重み付けがしてある。前述したNPNトランジスタ103のベース電圧V段を各段のスイッチをオン/オフすることによって調整することが出来る。定電流源がn段あるビットの場合、前述のNPNトランジスタ103のベース電圧VB2を2。 に調整することが出来る。

【0035】NPNトランジスタ106のベースは、V 20 80パイアス設定回路130につながっている。V 80パイアス設定回路は、NPNトランジスタ106のベース電圧V 80を調整する定電圧源であり、例えば図2の回路素子231~237のような構成になっている。

【0036】 V BOX イアス設定回路130は、シフトレジスタ231と、スイッチ232と、どのドレインにつながる抵抗233と、NPNトランジスタ235と、NPNトランジスタ235と、NPNトランジスタ235と、NPNトランジスタ236と、そのエミッタにつながる抵抗23307からなる。バイアス設定回路130の233~234は何段かの定電流源から構成され、各定電流源の電流値は14、214、414、…のように2の整数乗の重み付けがしてある。この2の整数乗の重み付けをするために、抵抗233は2R1、R1、R1/2、…のように2の整数乗の重み付けがしてある。抵抗のばらつきを最小限にするために、R1という単位抵抗を組み合わせることによって各抵抗を得ている。

【0037】さらに、NPNトランジスタ234のエミッタサイズは、電流 | 4の段のエミッタサイズを基本(m=1)として、2倍(m=2)、4倍(m=4)、…のように電流に比例して重み付けがしてある。前述したNPNトランジスタ106のベース電圧V80を各段のスイッチをオン/オフすることによって調整することが出来る。定電流源がn段あるビットの場合、前述のNPNトランジスタ234のベース電圧V80を2°に調整することが出来る。

【0038】撮像装置の温度ドリフトを減らすために、 VB1バイアス設定回路131の電流10,210,41 0,…と、VB2バイアス設定回路132の電流11. 211,411,…と、VBOバイアス設定回路130の電流14,214,414,…は、温度依存性を小さくする必要がある。電流値11,211,411,…と電流値12,212,412,…の基準となるなっている電流値は10,210,410,…である。この電流値の基準となるベース印加電圧REFINは、温度依存性が小さくなるように設計する。温度依存性を小さくするには、バンドギャップリファレンス等の温度依存性の非常に小さい定電圧源を使うことが好ましい。

【0039】積分コンデンサ108に蓄えられた信号は、NMOSFET110、111で構成されるソースフォロワで高インピーダンスから低インピーダンスに変換される。スイッチ112、ホールドコンデンサ113で構成されるサンブル・ホールド回路は、時系列で入力される信号をサンプリングして一時保持する。スイッチ112はPMOSFET、NMOSFETのソース同士、ドレイン同士を接続したトランスファーゲートで構成される。NMOSFET114、115もソースフォロワを構成し、低インピーダンスで増幅器16に出力する。なお、他の構成は後述する。

【0040】図3は図1の読み出し回路と周辺を含めた 撮像素子全体の回路図である。読み出し回路は、水平シ フトレジスタ301とマルチブレクサ302、読み出し 回路303、FPN補正バッファ304、FPN補正電 流源305、熱電変換素子101、画素スイッチ10 0、垂直シフトレジスタ308、バイアス設定回路30 9等からなる。

【0041】熱電変換素子101は、この例では基板上に2次元にマトリクス状に形成され、画素スイッチ100によって切り換えて順次選択されていく。各熱電変換素子の信号を読み出すために、この例ではマトリクスの各列に読み出し回路303を形成して信号を読み出している。読み出し回路をどのように形成するかは以下のようなトレードオフがある。

【0042】各列に読み出し回路を形成した場合。各列が同時に読み出し動作を行えるため、読み出しの時間を長くすることが出来る。読み出し時間が長いと、その分ノイズ帯域を狭くすることができ、ノイズを低減することが出来る。その反面読み出し回路の数が多くなり、チャン面積が大きくなってしまう。

【0043】1個の読み出し回路を複数の列で分け合って使用すれば読み出し回路の数が減って、チップ面積の縮小になる。その反面、時分割で分け合って使用する分、読み出し時間が短くなりノイズ帯域が広くなってしまう。

【0044】垂直シフトレジスタ308はマトリクスの 各行を順次選択していく。

【0045】FPN補正電流源305に供給されるFP N補正データは、例えばチップ外のメモリに全画素分の 50 補正データを蓄える。各列の読み出し回路が積分等の読 み出し動作を行っているときに、バッファ304は読み 出している画素のFPNデータを保持している。

【0046】バイアス設定回路309に供給されるバイアス設定データは、例えばチップ外のスイッチまたはメモリによってシリアルで与えられ、バイアス設定回路内のシフトレジスタ内に蓄えられる。ノイズフィルタ310は、例えばチップ外にCRフィルタを設けてノイズを除去している。

【0047】各列の読み出し回路303の出力は各読み出し回路303内のサンブルホールド回路に接続されて 10 いる。各列のサンブルホールド出力S/Hout はマルチブレクサ302によって順次選択され出力outに導出される。水平シフトレジスタ301は各列のマルチブレクサ302のスイッチを順次選択し、また、各列のFPNデータバッファ304につながるデータバスで、例えば、各列のFPN補正定電流源305が3ビットの場合3本のラインとなる。BIASDATAはFPN補正電流源305と読み出し回路回路303につながるデータバスで、例えば、設定が必要な 20トランジスタが3個の場合3本のラインとなる。

【0048】図4は各部の信号タイミングを示したタイミング図である。 φ V は、例えば30 H 2 程度の垂直同期信号であり、垂直シフトレジスタ308のデータ端子 V に入力される。 φ H は、例えば7k H 2 程度の水平同期信号であり、垂直シフトレジスタ308のクロック端子H に入力される。 これによって、垂直シフトレジスタ308からは、V1、V2、…の各行を選択する信号が出力される。

【0049】ある行を選択している間、各列の読み出し回路において積分時の読み出し動作が行われる。VCは図1の積分コンデンサ108の電圧波形(積分波形)である。サンプルホールド回路112にφS/Hを印可して、積分後の電圧をサンプリングしてホールドコンデンサ113に保持する。サンプリング後リセットスイッチ109にリセットバルスφRを印加して積分コンデンサ108をリセットする。

【0051】 φΗ'はφΗと同じ信号を使用してもよい。各列のホールドコンデンサに保持された信号はマルチプレクサ302を介して出力端子にOUTで示すように出力される。

【0052】FPNデータ(FPN DATA)はある 行の読み出しの前にFPNデータバッファに転送され る。図3のデータバッファ304の制御端子には、H 1、H2、…を入力する。 【0053】バイアス設定電流(BIAS DATA)は、読み出し回路303が読み出し前、または読み出し中にバイアス設定回路に転送される。バイアス設定回路で作成された各電圧は、ノイズフィルタ310を通って読み出し回路303のトランジスタ102、103のベースと、FPN305のトランジスタ106のベース電圧を設定する。

【0054】図5は本発明の一実施形態を示す撮像装置全体のブロック図である。撮像装置は、撮像素子501、増幅器116、サンブルホールド117、A/Dコンバータ118、VRAM121、FPNメモリコントローラ119、FPNメモリ120、デジタル減算器136、D/Aコンバータ134、NTSC信号発生器135、コンパレータ122、FPNメモリコントローラ123、FPNメモリ124、コンパレータ125、カウンタ126、コンパレータ127、バイアスデータ作成回路517などからなる。

【0055】撮像素子501は、例えば図3に示した構成を一つのシリコン基板上に形成する。入射光は光学系520によって撮像素子501上に集光され、撮像素子501によって電気信号に変換され、積分回路等によって増幅されて外部に出力される。増幅器116はこの出力信号を増幅し、サンブル・ホールド回路117は信号を一時保持する。A/D変換器118はこの保持された信号をデジタル信号に変換する。なお、増幅器116は、撮像素子501の出力信号が十分大きければ省略することは可能である。

【0056】VRAM121は各画素のデジタル信号を保持するメモリであり、例えば撮像素子501が32030×240の画素数で、1画素のデジタル信号が12ビットであるとした場合、320×240×12ビットの容量であればよい。

【0057】FPNメモリ120は撮像素子内で行うFPN補正で取りきれなかったばらつきを補正するためのメモリであり、補正するための各画素のばらつきデータが保持されている。FPNメモリコントローラ119はこのFPNメモリ120を制御するための回路であり、デジタル減算器136はリアルタイムで入力される各画素の信号から、各画素のばらつき量を減算するためのものである。

【0058】入射光をシャッター等で遮断した状態でA/D変換器118から出力される各画素のデータは、撮像素子内のFPN補正で取りきれなかったばらつきを持っている。このデータをFPNメモリ120に記憶させる。この操作は電源投入時や、前回の補正がずれたときなどに行う。通常の撮像状態では、この記憶されたFPNメモリ120のばらつきデータを減算器136に渡して、リアルタイムで供給されてくる各画素の信号から減算してダイナミックレンジ内に収まる信号を得る。

50 【0059】なお、減算器136は、FPNメモリ12

0のデータの補数をとる等して、加算器に変更するとと は当然可能である。また、減算器136はVRAM12 1とD/A変換器134との間にあってもよい。

【0060】D/A変換器134はこの処理されたデジ タル信号をアナログ信号に変換して、NTSC信号発生 器135に出力する。NTSC信号発生器135はこの アナログ信号と同期信号を合成してNTSCコンポジッ ト信号を出力する。NTSC信号発生器はNTSCの限 らず、必要に応じてPALやRGB出力等他の方式の信 号発生器でもよい。

【0061】撮像素子内のFPN補正回路(図1の10 5~107)に供給する補正データの取得は次のように して行う。コンパレータ122は、この例ではデジタル コンパレータであり、各画素の信号レベルとある基準レ ベルとの大小関係を判定する。との基準レベルは、撮像 素子内の積分回路や増幅器、A/D変換器等、信号処理 回路のダイナミックレンジの上限または下限に設定した り、この上限または下限にあるレベルの余裕を加えた値 に設定することが出来る。大小関係の判定はある基準レ ベル以上のものを良としたり、ある基準レベル以下のも 20 のを良としたり、ある2つの基準レベ範囲内のものを良 としたりすることが出来る。

【0062】FPNメモリコントローラ123はCの比 較結果にしたがってFPN補正データを作成する。作成 された補正データはFPNメモリ124に保持される。 FPNメモリ124は全画素数にこのFPN補正データ のビット数を掛けた容量であればよい。例えば、320 ×240の画素数の場合には、、FPN補正データのビ ット数が3ビットであれば、320×240×3ビット の容量があればよい。データをバイト単位で制御するた 30 めに、必要に応じて容量を大きくすることは可能であ る。

【0063】撮像素子内のパイポーラトランジスタ(図 1の102, 103, 106) に供給するバイアス設定 データの取得は次のようにして行う。 コンパレータ12 5はこの、例ではデジタルコンパレータであり、各画素 の信号レベルとダイナミックレンジ内に設定したスレッ ショルドとの大小関係を判定する。このスレッショルド は、撮像素子内の積分回路や増幅器、A/D変換器等、 信号処理回路のダイナミックレンジの上限または下限に 40 設定したり、この上限または下限にあるレベルの余裕を 加えた値などに設定することが出来る。大小関係の判定 は、スレッショルド以上のものを良としたり、スレッシ ョルド以下のものを良としたり、ある2つのスレッショ ルド範囲内のものを良としたりすることが出来る。

【0064】カウンタ126はこの比較結果にしたがっ てカウントを行う。この場合、コンパレータ125の判 定結果が良であった場合と不良であった場合のどちらか 一方をカウント、またはカウンタ126を2個使用し

ントするようにすることも出来る。

【0065】コンパレータ127は、この例ではデジタ ルコンパレータであり、カウンタ126のカウント値と ある基準レベルとの大小関係を判定する。この基準レベ ルとしては、ダイナミックレンジ内に設定したスレッシ ョルド以上の画素数や、スレッショルド以下の画素数な どを設定することが出来る。

【0066】バイアスデータ作成回路517はこの比較 結果にしたがってバイアス設定データを作成する。作成 されたバイアスデータは、撮像素子501内にあるバイ アス回路518に送られる。バイアス回路518は、バ イアスデータ作成回路で作成されたデジタルデータを元 に、定電流源を使用してバイアス電圧を作成する。

【0067】ノイズフィルタ310は、この例ではロー パスフィルタであり、バイアス回路で作成されたバイア ス電圧のノイズを除去する。

【0068】521は撮像素子を一定温度に保つベルチ ェ等の温度安定化素子であり、522はその制御回路で ある。

【0069】図6は本発明の一実施の形態を示す装置全 体のブロック図であり、図5の撮像素子を使用した場合 をも含む上位概念的な装置ブロック図である。本装置 は、検出器601、サンプルホールド602、A/Dコ ンパータ603、コンパレータ604、カウンタ60 5、コンパレータ606、電圧設定回路607、D/A コンバータ608、減算器609からなる。

【0070】検出器601は、例えば図5の撮像素子5 01の様にバイアス電流を変化させることによって出力 信号レベルが変化する検出器である。この例では、出力 信号はアナログ信号である。サンプル・ホールド回路6 02は、信号を一時保存する。A/D変換器603はC の保持された信号をデジタル信号に変換する。

【0071】コンパレータ604は、この例ではデジタ ルコンパレータであり検出器の出力信号レベルとスレッ ショルドとの大小関係を判定する。このスレッショルド としては、出力信号のダイナミックレンジの上限または 下限に設定したり、この上限または下限にあるレベルの 余裕を加えた値等に設定することが出来る。大小関係の 判定はスレッショルド以上のものを良としたり、スレッ ショルド以下のものを良としたり、ある2つのスレッシ ョルド範囲内のものを良としたりすることが出来る。 【0072】カウンタ605はこの比較結果によってカ

ウントを行う。この場合は、コンパレータ604の判定 結果が良であった場合と不良であった場合のどちらか一 方をカウント、またはカウンタ605を2個使用して、 コンパレータ604の判定結果の良否の両方をカウント することが出来る。コンパレータ606は、この例では デジタルコンパレータであり、カウンタ605のカウン ト値とある基準レベルとの大小関係を判定する。との基 て、コンパレータ125の判定結果の良否の両方をカウ 50 準レベルとしては、ダイナミックレンジ内に設定したス レッショルド以上の数や、スレッショルド以下の数など を設定することが出来る。

15

【0073】電圧設定回路607はこの比較結果にしたがって電圧設定データを作成する。D/Aコンバータ608はこの作成されたデジタル信号をアナログ信号に変換する。減算器609はリアルタイムで供給されてくる検出器601の信号から減算してダイナミックレンジ内に納まる信号を得る。

【0074】図7は読み出し回路のバイアス電流値の作成方法を表すフローチャートである。バイアス電流値は 10 3ビットと仮定している。スレッショルドを設定するステップ701と、バイアス電流値のビットの位置をMSB(最上位ビット)からLSB(最下位ビット)まで変化させるステップ702と、カウンタのカウント値設定及びステップ702で注目しているビットを1にセットするステップ703と、Vアドレスを変化させるステップ704と、Hアドレスを変化させるステップ705と、スレッショルドの判定をもとに条件ジャンプするステップ706と、スレッショルド以下の画素をカウントするステップ707と、フラグを判定するステップ702とからなっている。

【0075】ステップ701から709のフローをイメージ的に表したのが図8の801である。横軸はバイアス電流値、縦軸はスレッショルド以下の画素数であり、この例では、バイアス電流値が小さいときはトランジスタに流れる電流が少ないので、スレッショルド以下の画素がほとんど全てである。バイアス電流が大きくなるにつれてスレッショルド以下の画素が少なくなる。

【0076】ステップ701でスレッショルド下日を設 30 定する。ステップ702と703で最初に設定されるバイアス電流値は、MSBが1でその他のビットは全て0なので、1/2のバイアス電流値(図8の801の①)である。ステップ703で設定されるスレッショルド以下の画素数は、図8の801の画素数設定値である。ステップ704から707でスレッショルド以下の画素数をカウントし、ステップ708で判定を行う。これを図8の801の例で表すと、②のバイアス電流時のスレッショルド以下の画素数は設定値よりも多いので、②のバイアス電流値は目標の電流値よりも小さいことになり、40 MSBはそのまま1にする。

【0077】ステップ702へ戻り、注目するビットをLSB側に1ビットずらし、1を立てる。図8の801の例では、"110"となり、3/4のバイアス電流値(図8の801の②)になる。ステップ704から707でスレッショルド以下の画素数をカウントし、ステップ708で判定を行う。これを図8の801の例で表すと、②のバイアス電流時のスレッショルド以下の画素数は設定値よりも少ないので、②のバイアス電流値は目標の電流値よりも大きいことになり、注目しているビット50

を0にする。 【0078】前述のようなステップ702からステップ

709のループをバイアス電流値のLSBが求まるまで 繰り返すことで、目標のバイアス電流値を求めることが 出来る。

【0079】図7のフローチャートを説明すると、ステ ップ701はスレッショルド(図7のTH)を設定する 部分であり、この例ではデジタルコンパレータの判定値 である。このスレッショルドは出力信号のダイナミック レンジの上限または下限に設定したり、この上限または 下限にあるレベルの余裕を加えた値などに設定すること が出来る。ステップ702は、MSBからLSBまで操 作するビット(図7のb)を順次変えていく部分であ り、図7のようなループ処理を行う。ステップ703は カウンタのカウント値設定(図7のc)とステップ70 2で注目しているビット(図7のb)を1にセットする 部分であり、この例では、カウント値をスレッショルド 以下の画素の数に設定している。ステップ704はVア ドレスを変化させる部分、ステップ705はHアドレス を変化させる部分である。ステップ704、705はル ープを形成しており、ステップ704は、例えば0から 239までVアドレスを変化させる。ステップ705 は、例えば0から319までHアドレスを変化させる。 【0080】ステップ706では、コンパレータの判定 をもとに以後の処理を2つに分けるものである。との例 では、選択している画素のデータ(図7の(V, H)) をデジタルコンパレータで判定する方法を採用してい る。この判定において、ステップ701で設定したスレ ッショルド以下であった場合、ステップ704、ステッ ブ705で選択している画素に与えたパイアス電流値で はスレッショルド以下であることになり、ステップ70 7 においてスレッショルド以下の画素のカウントを行 う。ステップ707は、との例ではダウンカウンタで、 ステップ703の設定値からダウンカウントを行う。 【0081】ステップ708はコンパレータの判定をも とに以後の処理を2つに分けるものである。この例で は、ステップ707でカウントした値が0以下であるか をデジタルコンパレータで判定する方法を採用してい る。との判定において、ステップ707でカウントした 値が0を超えていた場合、ステップ709において、ス テップ702で注目しているビットbを0にリセットす る。ステップ708の判定で0以下であった場合、ビッ トbは1のままでよいためステップ709は実行しな 61

【0082】図8の802では、801の目標値に加えてスレッショルドを超えた画素数に対しても画素数設定値と比較を行い、②のバイアス電流を求め、①と②の2つのバイアス電流からFPNのフルスケール電流値を求めている。

【0083】図8の802を説明すると、スレッショル

ドの設定とスレッショルド以下の画素数を設定(802 の画素数設定値)し、まず、①の目標値を求めるために 図7のフローと同じようにパイアス電流値のMSBを操 作し、カウント結果と画素数設定値の比較結果からMS Bを決定し、順次LSBまで同様の操作と判定によって バイアス電流の各ビットを決定し、次に、②の目標値を 求めるために、図7のフローと同じようにパイアス電流 値のMSBを操作し、カウント結果と画素数設定値の比 較結果からMSBを決定し、順次LSBまで同様の操作 と判定によってバイアス電流の各ピットを決定する。

17

【0084】図8の802の動作について、図9の80 5を用いて説明する。802の①の設定の時、各画素の 信号レベルの分布は805の様になっている。この時の スレッショルド以下の画素は欠陥画素である。画素数設 定値はこの欠陥画素数群を除外できるように設定する。 802の②の設定の時、各画素の信号レベルの分布は図 9の807の様になっている。との時のスレッショルド 以上の画素も欠陥画素であり、画素数設定値はこの欠陥 画素群を除外出来るように設定する。尚、①の設定画素 数と2の設定画素数は異なっていても構わない。

【0085】 これによってのとののレベルを知ることが でき、Q - QのレベルをF P N補正回路のフルスケール とする。この後、バイアス電流をΦのレベルに決定し て、FPN補正をかけることで、各画素の信号は図9の 806の様にスレッショルド付近に集まる。とれによっ て各画素の信号は上側に広いダイナミックレンジを持つ ことになる。このスレッショルドを上側に設定し、下側 に広いダイナミックレンジを持たせることは、当然可能 である。また、スレッショルド以下と以上を適宜入れ換 えてアルゴリズムを構成することは当然可能である。

【0086】図8の803は、802のスレッショルド を超えた画素数をカウントする代わりに、スレッショル ド以下の画素数の上限値を設けて、①と②のバイアス電 流を求め、この2つのパイアス電流値からFPNのフル スケール電流値を求めている。

【0087】図8の803を説明すると、スレッショル ドの設定とスレッショルド以下の画素数の下限値とスレ ッショルド以下の画素数の上限値を設定し、◎の目標値 を求めるために図7のフローと同じようにバイアス電流 値のMSBを操作し、カウント結果と画素数設定値の比 40 較結果からMSBを決定し、順次LSBまで同様の操作 と判定によってバイアス電流の各ピットを決定し、次に ②の目標値を求めるために図7のフローと同じようにバ イアス電流値のMSBを操作し、カウント結果と画素数 設定値の比較結果からMSBを決定し、順次LSBまで 同様の操作と判定によってバイアス電流の各ピットを決 定する。

【0088】上限設定値として全体画素数からAを引い た値を設定することができる。Aとして807の②を超 えるレベルの画素、つまりは上側欠陥画素数を指定す

る。これによって802の説明と同様に欠陥画素を除い た①から②の画素を図9の806の様にスレッショルド に集めることができる。

(0089)図8の804は、802の画素数を設定す る代わりに、FPNのフルスケール電流値を設定して、 あるバイアス電流におけるカウント結果のと、このバイ アス電流からFPNのフルスケール電流値を引いた電流 値におけるカウント結果②がほぼ同じになるようにバイ アス電流を求めている。

【0090】図8の804を説明すると、スレッショル ドの設定とFPNのフルスケール電流値を設定し、Oの 目標値を求めるために図7のフローと同じようにバイア ス電流値のMSBを操作し、カウント結果を求め、この ときのバイアス電流値からFPNのフルスケール電流値 を引いたバイアス電流のときのカウント結果も求める。 2つのカウント結果の差を比較し、両者の差が小さくな るようにMSBを決定し、順次LSBまで同様の操作と 判定によってバイアス電流の各ビットを決定する。

【0091】 この方法は、FPN補正回路のフルスケー 20 ル電流を大きくしたくないときに効果がある。フルスケ ールを大きくするとFPN補正回路の残差(図9の80 6)が大きくなり、残差がダイナミックレンジを占有す る度合いが大きくなる。

【0092】図8の804の目標値の求め方としては、 前記バイアス電流の各ビットをMSBからLSBまで操 作して求める方法の他に、バイアス電流値を最小値から 最大値まで順次変化させ、スレッショルド以下の画素数 とスレッショルドを超えた画素数を、一旦全てPC (図 1のパーソナルコンピュータ133) に取り込んで、上 記アルゴリズムをソフトウェア上で実行し、目標のバイ アス電流値を求める方法もある。との方法の利点は、ロ ジックの回路規模を小さく出来る。また、取り込んだデ ータを画面上にグラフで表示することが出来、FPNの フルスケール電流値を設定するとき分かりやすいなどが

【0093】図10の901にバイアス電流とオンチャ プFPNのフルスケール電流を設定するアルゴリズムと フレームとの関係を示す。 φVは、例えば30Hz程度 の垂直同期信号であり、このクロックの1周期が1フレ ームである。最初に設定を行う。この設定の期間は、バ イアス回路内のシフトレジスタ(図2のSR)のビット 数で異なるが、この例では18ビットと仮定し、18画 素クロック期間である。全画素測定するためには1フレ ーム必要であり、設定で18画素クロック使っているの で、このフレームでは全画素測定できない。そこで、次 のフレームになるまで待ち時間を設けている。2フレー ム目では、全画素の出力信号を比較してカウントを行 う。また、カウントを行うと同時にカウントの設定値と の比較も行っている。よって、全画素終了と同時に比較 50 結果がわかり、次のフレームの設定に反映するすること が出来る。この処理をバイアス電流のビット数繰り返したり、バイアス電流値の最小値から最大値まで繰り返す。

(0094)以上の説明中の信号を出力する積分回路の中身の動作について、以下に簡単に説明する。図11に積分回路の積分コンデンサ部の積分波形を示す。1001はボロメータに印加した電圧によって、ボロメータに自己発熱が無いか、無視できるほど小さい場合である。左図はFPN補正をかける前、右図はFPN補正をかけた後の波形である。前述したように、最適なキャンセラ 10設定を見つける探索を行って、ボロメータ抵抗が最小の画素の積分波形が、ダイナミックレンジの下限近く、前述したスレッショルドにくるようにしている。Vmは、赤外線の入力があった場合に、ボロメータ抵抗が変化するため、マージンとして設けてある。ボロメータ抵抗最大の画素の積分波形は、補正前においてダイナミックレンジの上限をはみ出ていることが多い。

【0095】FPN補正を行うてとによって、右図のように各画素の積分波形はダイナミックレンジの下限近くに集まる。FPN補正の精度の問題で補正後集まり方に 20は限界があり、図11のように残差が生じる。積分波形のサンプリングは図11の終点で行う。積分波形に残差が生じるのは、補正回路の量子化誤差によるものであって、ボロメータ抵抗の大小と直接に関係するものではない。つまり、図11の補正残差大の中にはボロメータ抵抗大のものも含まれれば、小のものも含まれる。

【0096】1002はボロメータに印加した電圧によって、ボロメータに自己発熱が比較的大きく生じる場合である。左図はFPN補正をかける前、右図はFPN補正をかけた後の各波形である。ボロメータの抵抗温度係 30数TCRが負の場合を仮定している。1001と同様に、最適なキャンセラ設定を見つける探索を行って、ボロメータ抵抗が最小の画素の積分波形が、スレッショルドにくるようにしている。

【0097】FPN補正を行うことによって、右図のように各画素の積分波形は、ダイナミックレンジの下限近くに集まる。1001と同様に、補正残差大の中にはボロメータ抵抗大のものも含まれれば、小のものも含まれる。従って積分波形の最大振幅Vmax は、ボロメータ抵抗最小の画素の積分波形曲がりに残差の約1/2を足し 40たものになる。1/2の理由は、積分終点の約1/2で積分波形曲がりが最大となるためである。この右図から、積分波形曲がりがある中でVmaxを最小にするには、補正残差小の画素において積分波形の始点と終点の積分電圧レベルを合わせると共に、残差が積分曲がりの凸側にくるようにすれば良いことがわかる。

[0098] ボロメータの抵抗温度係数TCRが正の場合、積分波形曲がりが上記と逆になるが、補正残差小の画素において積分波形の始点と終点の積分電圧レベルを合わせると共に、残差が積分曲がりの凸側にくるように

すれば良いことに変わりはない。

【0099】1002の具体例を以下に示す。ボロメー タ抵抗としては、各画素に時分割で電圧を印加するいわ ゆるパルスパイアス駆動を行う場合、数k Qから数10 kΩ程度が考えられる。ボロメータの抵抗温度係数TC Rとしては、数%/K程度が考えられる。ボロメータ印 加電圧としては0.5 V程度から5 V程度が、信号を大 きくする上と、通常のICプロセスで電圧を扱う上で好 ましい。積分容量としては、数pFから数100pF程 度が、積分ゲインを大きくしてセンサ出力電圧を大きく する上と、積分波形の振幅Vmax をある程度抑える上で 好ましい。積分時間としては、数μsから数100μs 程度が、読み出し回路の数を減らす上と、積分ゲインを 大きくする上で好ましい。この時、ボロメータの自己発 熱温度は、数℃から数10℃程度になる。自己発熱は積 分波形の曲がりを減らす上では小さい方が好ましいが、 センサの温度分解能に当たるノイズ等価温度差NETD は、ボロメータに印加するジュール熱の平方根、つまり 自己発熱温度の平方根に比例する場合が多く(例えば、 田中ら、熱型赤外線イメージセンサ、電子情信学技報E D98-265、pp. 9-16)、その意味ではある 程度の自己発熱温度が必要になる。

【0100】ボロメータ抵抗として約 $10k\Omega$ 、TCRとして約-2%/K、印加電圧として約2V、積分容量として約100pF、積分時間として約 $30\mu$ s、積分ゲインとして約30倍、自己発熱温度として約7℃程度を仮定すると、積分波形曲が9Vmax は約2V程度となる。残差電圧としては、FPN補正のビット数によっても異なるが、6ビット程度を仮定すると、約90. 2V程度となる。

#### [0101]

【発明の効果】以上説明したように、本発明は下記のような効果がある。先ず、各画素に与える電流値を補正する定電流源を持つととによって、増幅素子のばらつきや検出器自体のばらつきによる撮像素子の出力電圧のばらつきをダイナミックレンジ内に収めることができ、撮像素子内または撮像素子外において行われる信号増幅や信号処理を円滑に行うことが出来る。

【0102】また、バイアス電流のビットを操作したときのカウント数と設定値とを比較して目標のバイアス電流値を求めているため、回路規模が小さく、高速に目標のバイアス電流値を求めることが出来る。更に、目標のバイアス電流をもう1つ加えて、バイアス電流のビットを操作したときのカウント数と設定値とを比較して目標のバイアス電流値を求め、それらのバイアス電流値からFPN補正回路のフルスケール電流値を求めているため、回路規模が小さく、高速にバイアス電流値とFPN補正のフルスケール電流値とを同時に求めることが出来る

合わせると共に、残差が積分曲がりの凸側にくるように 50 【0103】更にはまた、設定値をもう一つ加えて、バ

イアス電流のビットを操作したときのカウント数と設定 値とを比較して目標のバイアス電流値を求め、それらの バイアス電流値からFPN補正回路のフルスケール電流 値を求めているため、回路規模が小さく、高速にバイア ス電流値とFPN補正のフルスケール電流値とを同時に 求めるととが出来る。

【0104】また、FPN補正回路のフルスケール電流 値を指定し、あるバイアス電流におけるカウント結果 と、このバイアス電流からFPN補正回路のフルスケー ル電流を引いた電流値におけるカウント結果がほぼ同じ 10 になるようにバイアス電流を求めているため、回路規模 を小さく、高速にFPN補正のフルスケール電流値を自 由に設定したときのバイアス電流値を求めることが出来

#### 【図面の簡単な説明】

【図1】本発明の一実施形態である撮像装置の装置全体 を示す回路図である。

【図2】本発明の一実施形態である読み出し回路内のバ イアス回路の回路図である。

【図3】本発明の一実施形態である撮像装置の撮像素子 全体の回路図である。

【図4】図1の撮像装置の動作を表すタイミング図であ

【図5】本発明の一実施形態の撮像装置を示す全体のブ ロック図である。

【図6】本発明の一実施形態の装置を示す全体のブロッ ク図である。

【図7】バイアス電流を設定するためのフローチャート である。

【図8】バイアス電流とオンチップFPNのフルスケー 30 301 水平シフトレジスタ ル電流を設定するアルゴリズムをイメージ的に表した図 である。

【図9】バイアス電流とオンチップF PNのフルスケー ル電流を設定するアルゴリズムをイメージ的に表した図 である。

【図10】バイアス電流とオンチップFPNのフルスケ ール電流を設定するアルゴリズムとフレームとの関係を 示した図である。

901

\* 【図 1 1 】 積分回路の中身の動作について表した図であ る.

【図12】従来の撮像装置の回路図である。

【符号の説明】

100 垂直スイッチ

101 検出器

102, 106 NPNトランジスタ

103 PNPトランジスタ

104.105 抵抗

107, 109, 112 スイッチ

108 積分コンデンサ

110, 1111114, 115 NMOSFET

113 ホールドコンデンサ

116 増幅器

117 サンプル・ホールド回路

118 A/Dコンバータ

119 FPNメモリコントローラ

120 FPNメモリ

121 VRAM

122, 125, 127 コンパレータ・

123 FPNメモリコントローラ

124 FPNメモリ

126 カウンタ

128 バイアスコントローラ

129 パラレル/シリアル変換器

130~132 バイアス回路

133 PC (パーソナルコンピュータ)

134 D/Aコンバータ

135 NTSC信号発生器

302 マルチプレクサ

303 読み出し回路

304 FPNデータバッファ

305 FPN補正電流源

308 垂直シフトレジスタ


309 バイアス設定回路


310 ノイズフィルタ


【図10】




(図1)










【図6】










[図12]



#### フロントページの続き

(51)Int.Cl.'

識別記号

FI HO1L 27/14

テーマコート (参考)

HUIL 27/1

Fターム(参考) 2F055 AA40 BB20 CC60 D020 EE40 FF11 GG31

2G065 AB02 AB04 AB05 BA02 BA12

BA34 BC01 BC03 BC07 BC08

BC10 BC14 BC15 BC16 BC17

BC19 BC22 BC28 BC33 BD01

CA12 DA01 DA18

4M118 AA06 AB01 BA06 CA14 CB14

DD09 DD11 DD12 GA10

SC024 AX01 AX06 AX09 GX08 GX10

HX23 HX29 HX32 HX55

53022 AA01 AB01 AC02 BA02 CA10

CF01 CF10

## This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.